
一、映射规则

组相联映射规则

❶ 将cache中的所有行划分成固定大小的组，每组包含k行，称为k路组相联。

❷ 主存数据块采用直接映射方式对应到cache中固定的组。 cache 组号 = 主存数据块号 mod cache组数量

❸ 主存数据块在所对应的组内，采用全相联映射，可对应到组内任何一个cache行。



- 规则❷ 等效于将主存数据块按cache组的数量进行了分区。
  - 每个分区中包含的数据块的数量与cache组的数量相同。
  - 每个分区中的数据块，各自对应某个固定的cache组。


二、信息的主存地址

组相联映射规则

❶ 将cache中的所有行划分成固定大小的组，每组包含k行，称为k路组相联。


❷ 主存数据块采用直接映射方式对应到cache中固定的组。 cache 组号 = 主存数据块号 mod cache组数量

❸ 主存数据块在所对应的组内，采用全相联映射，可对应到组内任何一个cache行。



cache容量 $= n \times 2 \times (1 + (s-g) + 2^w \times 8)$ 位

信息的主存地址



主存分区数量 $= 2^{s-g}$

分区内数据块数量 $= 2^g$
（cache组数n）

数据块大小 $= 2^w$ 字节

主存容量 $= 2^{s-g} \times 2^g \times 2^w = 2^{s+w}$ 字节


三、数据的访问

组相联映射规则

❶ 将cache中的所有行划分成固定大小的组，每组包含k行，称为k路组相联。

❷ 主存数据块采用直接映射方式对应到cache中固定的组。　cache 组号 = 主存数据块号 mod cache组数量


❸ 主存数据块在所对应的组内，采用全相联映射，可对应到组内任何一个cache行。



如何根据信息的主存地址在cache进行快速查找？

- 首先基于信息的主存地址的区内块号（组索引 index）索引到相应的cache组。
- 之后，将信息的主存地址的主存分区号部分与所选cache组内所有行的标记tag、1与所选cache组内所有行的有效位，进行全相联并发比较，如果匹配，则数据命中，否则数据缺失。

四、硬件逻辑实现



五、总结

- cache组所包含cache行的数量（记为G_r），决定了数据块冲突的概率和全相联并发比较的复杂性。
  - G_r越大，则发生数据块冲突的概率越低，但全相联并发比较电路越复杂。
  - 选取适当的G_r，可使组相联映射的硬件开销比全相联映射的硬件开销低很多，而性能上仍可接近全相联方式。
  - 早期cache容量不大，通常$G_r = 2$或4，即2路或4路组相联比较常用。随着技术的发展，cache容量不断增大，G_r的值也随之增大，目前很多处理器的cache采用8路或16路组相联。